## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-133033

(43)Date of publication of application: 07.05.1992

(51)Int.CI.

G02F 1/136 GO2F 1/1343

H01L 27/12 H01L 29/784

(21)Application number: 02-254918

(71)Applicant: SEIKO INSTR INC

(22)Date of filing:

25.09.1990

(72)Inventor: YAMAZAKI TSUNEO

TAGUCHI MASAAKI

YABE SATORU

KOJIMA YOSHIKAZU TAKASU HIROAKI

TAKANO RYUICHI


SUZUKI HIROSHI

## (54) SEMICONDUCTOR SINGLE CRYSTAL THIN FILM SUBSTRATE OPTICAL VALVE DEVICE AND MANUFACTURE THEREOF

### (57)Abstract:

PURPOSE: To prevent the occurrence of an optical leakage current and to contrive the fineness and the high density by forming a pixel electrode and a driving circuit with the fining technology, etc., on a composite substrate consisting of an insulated carrier layer and a semiconductor single crystal thin film layer formed on it and providing a light shielding means.

CONSTITUTION: On the composite substrate 1 consisting of a silicon single crystal thin film layer 2 and a quartz glass layer 3, the pixel electrode 4 is formed. Also on the silicon single crystal thin film layer 2, a switching element 5 driving the pixel electrode 4 is formed. Here the switching element 5 is constituted of a pair of a drain region D and a source region S formed on the silicon single crystal thin film layer 2 and a gate electrode G laminated and arranged with a gate insulated film 6. The light shielding film 9 shielding the switching element 5 from incident light is embedded in an insulated layer 10 just below the film layer 2 region where the



switching element 5 is formed. Besides a counter substrate 11 is arranged to face oppositely through a prescribed clearance against the composite substrate 1 and the liquid crystal layer 14 is filled in the clearance.

#### **LEGAL STATUS**

[Date of request for examination] [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## ⑩日本国特許庁(JP)

**卯特許出願公開** 

#### ⑩ 公 開 特 許 公 報 (A) 平4-133033

®Int. Cl. 5

識別記号 500

庁内整理番号

❸公開 平成4年(1992)5月7日

G 02 F 1/136

1/1343

9018-2K 9018-2K

9056-4M H 01 L 29/78 3 1 1 Α×

審査請求 未請求 請求項の数 17 (全16頁)

❷発明の名称

半導体単結晶薄膜基板光弁装置とその製造方法

願 平2-254918 创特

②出 願 平2(1990)9月25日

@発 明 者 山 恒 夫 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

四発 明 者 雅 明

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会补内

@発 明 者 矢 悟

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

ന്നപ്പ 願 人

セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

硆

部

個代 理 人 弁理士 林 敬之助

最終頁に続く

明

1. 発明の名称

半導体単結晶薄膜基板光弁装置と その製造方法

- 2. 特許請求の証明
- 1. 半導体単結晶薄膜層と絶縁性担体層とを育する 複合抵板と、

複合基板表面に形成され画素を規定する画素電 板群と、

半導体単結晶薄膜層に換積的に形成され画索電 極群を駆動する為の集積駆動回路と、

集積駅助回路を入射光から遮閉する為の遮光手 段と、

所定の開放を介して複合基板に対向配置された 対向基板と、

核間隙に配置され画素毎に入射光の光学変響を 行なう為の電気光学物質層とからなる光弁装置。

2. 該集積駆動回路は、画素電極群に対応して形成 され個々の画素電極を選択給電する為のスイッチ

素子群を含み、

該遮光手段は、個々のスイッチ素子を遮光する 為の遮光膜を含んでいる請求項1に記載の光井装

- 3. 該選光膜は、個々のスイッチ素子が形成された 半導体単結晶薄膜層領域の直下に配置されている 請求項2に記載の光弁装置。
- 4. 該複合基板は、半導体単結晶薄膜層と絶縁性担 体磨との間に介在する絶縁層を有しており、

該遮光膜は導電性を有するとともに該絶録層に より対応するスイッチ索子から分離されている詩 求項3に記載の光弁装置。

- 5. 波遮光膜は、個々のスイッチ索子に関し半導体 単結晶荷膜層と反対側でスイッチ素子の底上に位 買する請求項2に記載の光弁装置。
- 6、各スイッチ業子は、該半導体単結晶薄膜層に形 成されたソース領域及びドレイン領域とゲート略。 袋膜を介して装脂配置されたゲート電極とからな る絶縁ゲート電界効果トランジスタで構成されて いるとともに、

該適光膜はゲート電極表面に積層されている請 求項5に記載の光弁装置。

7. 稼遊光膜は、ゲート電機の平面寸法より大きな 平面寸法を有するとともに、

接絶線ゲート電界効果トランジスタはLDD構 治を有する請求項6に記載の光弁装置。

8. 各スイッチ素子は、対応する面素電極に接続するソース領域と、ドレイン領域と、ゲート電極と からなる絶縁ゲート電界効果トランジスタで構成 されているとともに、

鉄遮光膜は、ドレイン領域に接続するドレイン 電極から延設されゲート電極の上方においてス イッチ素子を覆う電極膜である請求項5に記載の 光弁装置。

9. 該集積駆動回路は、画業電極群を選択給電する 為のスイッチ業子群と、抜スイッチ素子群を駆動 する為に画業電極群の周辺に配置されたドライバ 回路とを有しており、

抜遮光手段は、ドライバ回路全体を遮光する遮 光層を含んでいる競求項1に記載の光弁装置。

物質を充填する第5工程とからなる光弁装置の製 流方法。

- 14. 第2工程は、絶縁性担体板部材の表面に遮光膜をパタニング形成する工程と、接板部材表面全体を平坦な絶縁膜で被覆する工程とからなる請求項18に記載の光弁装置の製造方法。
- 15. 第3工程は、半導体単結晶板部材の表面に平坦な絶縁膜を被覆する工程と、該絶縁膜を介して半導体単結晶板部材と絶縁性担体板部材とを熱圧着する工程とを含む請求項14に記載の光弁装置の製造方法。
- 16、第2工程は、半事体単結晶板部材の表面上に対して遮光膜をパタニング形成する工程と、该板部材表面全体を平坦な絶縁膜で被覆する工程とからなる路求項13に記載の光弁装置の製造方法。
- 17. 第2工程は、半導体単結晶板部材の表面に段差 凹部を形成する工程と、該板部材表面に絶縁膜を 形成し段差凹部を埋める工程と、該絶縁膜表面に 平坦化された半導体多結晶層を形成する工程を有 し、

- 10. 該遮光層は、複合基板と対向基板を互いに接着する為の遮光性シーラからなる請求項9に記載の 光弁装置。
- 12. 核遮光層は、複合基板の周辺部に配置された金 風枠部材からなる請求項9に記載の光弁装置。
- 13. 一対の半導体単結晶板部材と絶縁性担体板部材とを用意する第1工程と、

一方の板部材の表面に避光膜を形成する第2エ 段と、

遊光膜を挟んで一対の板部材を互いに接着する とともに、半導体単結晶板部材を研摩して半導体 単結晶薄膜層を形成する第3工程と、

故半導体単結晶薄膜層に対して遮光膜に重ならない様に画業電極群を形成し、遮光膜に重なる様にスイッチ素子群を集積形成する第4工程と、

絶縁性担体板部材に対して所定の間隙を介して 対向基板を接着するとともに、該間線に電気光学

第3工程は、平坦化半導体多結晶層に絶縁性担体板部材を接着する工程と、該絶縁膜をストッパとして半導体単結晶板部材をエッチングあるいは研磨で除去し半導体単結晶薄膜層を形成するとともに接絶線膜を露出する工程と、該露出された絶縁膜を除去し窓部を形成するとともに窓部を介して半導体多結晶層で遮光膜を形成する工程とを有している結束項13に記載の光井装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は直視型表示装置や投影型表示装置等に 用いられる平板型光弁装置とその製造方法に関す る。より詳しくは、駆動回路と西索電極群とが集 徴的に形成された半導体薄膜基板を用いて構成さ れたアクティブマトリックス型の光弁装置とその 製造方法に関する。

(従来の技術)

アクティブマトリックス装置の原理は比較的簡

単であり、各画素にスイッチ案子を設け、特定の 画業を選択する場合には対応するスイッチ案子を 導通させ、非選択時においてはスイッチ素子を非 導通状態にしておくものである。このスイッチ素 子はアクティブマトリックス装置を構成する半導 体薄膜基板に形成されている。スイッチ素子は通 常薄膜型の絶縁ゲート電界効果トランジスタから 構成されている。

従来、アクティブマトリックス装置においては 薄膜トランジスタはガラス落板上に堆積された非 品質シリコン薄膜あるいは多結晶シリコン薄膜の 表面に形成されていた。これら非晶質シリコン薄膜 及び多結晶シリコン薄膜は物理気相成長法又は 化学気相成長法を用いてガラス基板上に容易に堆 様できるので比較的大画面のアクティブマトリッ クス装置を製造するのに適している。

#### [発明が解決しようとする練題]

しかしながら、従来の非品質シリコン浮膜あるいは多結品シリコン溶膜を用いたアクティブマトリックス装置は、薄膜スイッチ素子の数細化及び

が数四程度である為、必然的に複膜トランジスタの微細化が制限される。加えて、多結晶シリコン 薄膜の成膜温度は800℃程度であり、1000℃以上 の高温処理を要する微細化技術あるいはLSI製 造技術を十分に活用する事は難しい。以上に述べ た様に、従来の非晶質シリコン薄膜又は多結晶シ リコン薄膜を用いたアクティブマトリックス装置 においては、通常の半導体集積回路と同程度の集 数密度及びチップ寸法を実現する事は極めて困難 であるという問題点があった。

上述した従来の技術の問題点に鑑み、本発明は 徴知化された高精細の画素を有するアクティブマ トリックズ液晶装置等の光井装置を提供する事を 一般的な目的とする。この目的を達成する為に、 本発明においては電気絶縁性の担体層とその上に 形成された高品質の半導体単結晶薄膜層例えばシ リコン単結晶薄膜層とからなる二層構造を有する 彼合甚板を用いて薄膜トランジスタスイッチ素子 群及び周辺駆動回路を形成する様にした。

ところで、シリコン単結晶薄膜トランジスク

画素超級の高密度化には必ずしも適していない。 最近、比較的大面積の画像面が必要とされる直視型表示装置とは別に、微細化された高密度の画素を有する超小型表示装置あるいは光弁装置に対する要求が高まってきている。かかる超小型光弁装置は例えば投影型画像装置の一次の画像形成面としての開口に、微細半導体製造技術あるいはLSI製造技術を用いる事ができれば、1個オーダの画像寸法を有し全体としても数価程度の寸法を有する。

しかしながら、従来の非晶質あるいは多結晶シリコン薄膜を用いた場合には、LSI製造技術を 駆使してμπオーダあるいはサブμπオーダの薄膜トランジスタスイッチ素子を形成する事は困難である。例えば、非晶質シリコン薄膜の場合にはその成膜温度が300で程度である為、LSI製造技術に必要な高温処理を実施する事ができない。又、 多結品シリコン薄膜の場合には結晶粒子の大きさ

は、シリコン非晶質薄膜トランジスタあるいはシリコン多結晶薄膜トランジスタに比べて高速応答 性及び素子の微細化の点で優れている一方、入射 光に起因するリーク電流が大きいという不具合を 有している。この光リーク電流はトランジスタか らなるスイッチ素子のオン/オフ電流比を悪化さ せるので極力抑える必要がある。この為に、特に 画素アレイ領域に形成された薄膜トランジスタス イッチ素子の遮光対策が必要とされる。

さらに、本発明においては東子の高速応答性を可能とし且つ数細化を違成する為に半導体単結品薄膜の上にスイッチ素子群ばかりでなく周辺駆動回路も集積形成されている。特に、シリコン単結晶薄膜を用いた場合にはCMOSトランジスタを形成できるので低消費電力化を図る事もできる。しかしながら、CMOSトランジスタを集積形成した場合には、入射光の照射に起因してN型トランジスタとの間でラッチアップ等が生じ誤動作あるいは最悪の場合には、走の危険性がある。

従って、画案アレイ領域外に配置された周辺駆動 回路に対しても遮光対策を講ずる必要がある。

そこで、本発明は複合基板表面に形成された半 専体単結晶薄膜に集積されたスイッチ案子群及び 周辺回路素子群に対して有効な遮光手段を提供す る事を主たる目的とする。

#### [課題を解決するための手段]

上述した本発明の一般的な目的及び主たる目的を達成する為に、本発明にかかる光弁装置は半事体単結晶薄膜層と絶縁性担体層とを有する複合基板を利用している。複合基板表面には西素を規定する画業電極群が高密度高精細に形成されている。又、半導体単結晶薄膜層には西素電極群を駆動する為の準導体型動団路が高密度で形成されている。加えて、この光弁装置は該集積駆動回路を入射光から遮閉する為の変光手段を具備している。複合基板に対して所定の関防を介して対向基板が対向配置されている。この所定の間防内には電気光学を関を行なう。

该窓光膜はゲート電極表面に積層されており、少くとも絶縁ゲート電界効果トランジスタのチャネル領域に入射する光を遮断している。あるいは、この遮光膜はドレイン領域に接続するドレイン電極から延設されゲート電極の上方においてスイッチ素子を覆う様に配置された電極膜であっても良い。

前述した機に、鉄集機駆動回路は画素電極群を 選択拾電する為のスイッチ素子群に加えて、鉄ス イッチ素子群を駆動する為に画素電極群の周辺に 配置されたドライバ回路をも含んでいる。そして、 該避光手段はこのドライバ回路全体を過光的 の遮光層をも含んでいる。この遮光層は、例えば 後合基板と対向基板とを互いに接着する為の 選光 性シーラから構成しても良い。あるいはこの遮光 層は複合基板の周辺部表面に整布された遮光性樹 脂層から構成しても良い。さらには、この遮光 構成しても良い。 は複合基板の周辺部に配置された金属枠部材から 構成しても良い。

上述した構造を有する光弁装置は以下に述べる

該半導体単結晶薄膜層に形成された集積駆動回路は、画素電極群に対応して配置されたスイッチ索子群を含んでおり、個々の画索電極を選択給電する。そして、該遮光手段は個々のスイッチ電子を定光する為の遮光膜を含んでいる。この遮光膜を含んでいる。この遮光膜を含んでいる。この遮光膜を含んでいる。この遮光膜層域の直下に配置されており、光弁装置の取るを選集のでは、大力で変更に絶縁層により対応するとともに絶縁層により対応するとなる。このに分離されている。この絶縁性を有するとともに絶縁層により対応する。

他の態様によれば、遮光膜は、各スイッチ素子に関し半導体単結晶薄膜層と反対側でスイッチ素子の直上に位置しており、光弁装置の表側から入射する光を遮断している。この場合、各スイッチ素子は該半導体単結晶薄膜層に形成されたソース領域及びドレイン領域とゲート絶縁膜を介して積層配置されたゲート電極とからなる絶縁ゲート電界効果トランジスタで構成されているとともに、

方法により製造される。先ず、一対の半導体単結 晶板部材と絶縁性担体板部材とを用意する。次に、 一方の仮部材の表面に適光膜を形成する。縫いて、 遮光膜を挟んで一対の板部材を接着するとともに、 半導体単結晶板部材を研摩して半導体単結晶薄膜 層を形成する。この半導体単結晶板部材は例えば LSI製造に用いられる高品質のシリコンウェハ が用いられる。このシリコンウェハを研除する事 により実質的にシリコンウェハと同等の品質を有 するシリコン単結晶薄膜層を得る事ができる。さ らに、この半導体単結晶薄膜層に対して遮光膜に 重ならない様に画業電極群を形成するとともに、 逸光胰に重なる機にスイッチ素子群を築積形成す る。最後に、担体仮部材に対して所定の間隙を介 して対向基板を接着するとともに、設間瞭に電気 光学物質を充填して光弁装置を完成する。この製 造方法によれば、各スイッチ素子が形成された半 導体単結晶薄膜層領域の直下に遮光膜からなる遮 光手段が形成される。

#### (発明の作用)

特に本発明によれば、光弁装置は遮光手段を含んでおり浆質駆動回路を入射光から保護している。例えば、遮光手段は個々のスイッチ素子を構成する絶縁ゲート電界効果トランジスタのチャネ

2には商業電艇4を駆動する為の集積駆動回路が 形成されている。この集積駆動回路は対応する画 森電極4に対して選択給電を行なう為のスイッチ 素子5を含んでいる。このスイッチ素子5は絶縁 ゲート電界効果トランジスタからなり、シリコン 単結晶薄膜層 2 に形成された一対のドレイン頻域 D及びソース領域Sとゲート絶縁膜6を介して潜 暦配置された所定の形状を有するゲート電極 G と から構成されている。トランジスタのソース領域 Sは両衆電極4に電気的に接続されているととも に、ドレイン領域Dは金属パタンフに電気的に接 続されている。これら画素電極4及び金属パタン 7はフィールド酸化膜8の上に堆積されている。 フィールド酸化膜8はシリコン単結晶薄膜層2を 選択的熱酸化処理する事により得られる。スイッ チ索子5はその全体が保護膜15により被覆されて

個々のスイッチ素子5を入射光から適閉するための遮光手段が具備されている。 本実施例においては、この遮光手段は遮光膜9から構成されてい

ル領域を入射光から適閉する遮光膜を含んでいる。この為、半導体単結品薄膜に形成された絶縁ゲート電界効果トランジスタに光リーク電流が発生するのを防止できる。又、該遮光手段は遮光層をも含んでおり、周辺ドライバ回路を構成するCMOSトランジスタを外部入射光から適閉している。この為、誤動作の原因となるラッチアップ等を有効に防止する事ができる。

#### (実 施 例)

以下図面を参照して本発明の好適な実施例を詳細に説明する。第1図は本発明にかかる光弁装置の一実施例を示す模式的断面図であり、 選光手段として選光腰を具備する例を表わしている。 理解をお見にする為、第1図は一面素部分のみを切り出して示している。 図示する様に、 光弁装置は単り合基板1を利用している。 この複合基板1は半導体単結品薄膜層例えばシリコン単結品薄膜層のえば石英ガラス層3とを含んでは低を提性性体層例えば石英ガラス層3とを含んでは低、 後合基板1の上には衝索を規定する 画素機層4が形成されている。 又、シリコン単結品薄膜層

る。この遊光膜9は、各スイッチ素子5が形成された半導体単結晶薄膜層領域の直下に配置されてむり、光弁装置の裏面側から入射する光を遮断チでいる。なお、表側から入射する光はスイッチのが一ト電極Gによって初からなりである。なり、リコンがは変数的に分離されており、対して発発のが一度数数的に分離されている。これが手業子5から電気を持たせる事によりスイッチ素子5のバックゲート電極として利用する事とでまる。なお、絶録層10はシリコン単結品薄膜層2と石英ガラス層3との間に介在している。

複合基板1に対して所定の間膜を介して対向基板11が対向配置されている。この対向基板11はガラス板12とその内側表面に形成された共通電板18とからなる。複合基板1と対向基板11との間には電気光学物質層例えば液晶層14が充填されており、画素毎に入射光の光学変調を行なう。即ち、画素電極4と共通電極18との間に印加される電圧の大

きさに応じて人射光に対する通過率が変化し光弁 機能を奪する。

次に、第2図(A)ないし第2図(G)を参照して 第1図に示す光弁装置の製造方法の一例を説明す る。先ず、第2図(A)に示す工程において、シリ コン単結晶板21と石英ガラス板22とが用意される。 シリコン単結晶板21は例えばLSI製造に用いら れる高品質のシリコンウェハを用いる事が好まし く、その結晶方位は〈100〉0.0±1.0の範囲の

単結晶板21の表面を研摩する。この結果、絶縁層28の表面には所望の厚さまで研摩されたシリコン単結晶薄膜局27が形成される。従って、石英ガラス板22からなる担体層と単結晶シリコン薄膜層27とを有する複合基板が得られる。なお、単結晶シリコンを変更に代えるで、なりついを21を薄膜化する為に研摩処理に代えてエッチング処理を用いても良い。この様にして得られた単結晶シリコン薄膜27はシリコンウェハ21の品質が実質的にそのまま保存されるので、結晶方位の一様性や格子欠陥密度に関して極めて使れた半導体基板材料を得る事ができる。

ところで従来からシリコン単結晶薄膜を有する。 程々のタイプの半導体基板が知られている。 いわゆるSOI基板と呼ばれているものである。 SOI基板は例えば絶縁物質からなる担体表面に 化学気相成長法等を用いて多結晶シリコン環膜を 堆積させた後、レーザピーム照射等により加熱処 理を施こし多結晶膜を再結晶化して単結晶構造に 転換して得られていた。しかしながら、一般に多 結晶の再結晶化により得られた単結晶は必ずしも 一様性を有し、その単結晶格子欠陥密度は 500 個/で以下である。シリコン単結晶板 21の裏面は 絶録層 23で被覆されている。この絶録層 23は例えば シリコン酸化膜あるいはシリコン窒化膜からな 5 ス板 22の表面には 遮光膜 24が形成されている。 ウス板 22の表面には 遮光膜 24が形成されている。 さの遮光膜 24は所定の形状にパタニングされたポリシリコンあるいは 高融点 金属シリサイドから 構成されている。さらに、石英ガラス板 22の表面は 全体に渡って絶縁層 25 により被 限されている。この絶縁層 25 もシリコン酸化 限あるいはシリコン酸化

次に第2図(B)に示す工程において、平坦仕上げされた両板部材21及び22の両面を重ね合わせ加熱する事により両板部材を互いに熱圧着する。この熱圧者処理により、両板部材は強固に固着される。この結果、両板部材の間には融合して単層化された絶線層28が介在する事となる。この絶線層28に遮光膜24が埋め込まれている。

次に第2図(C)に示す工程において、シリコン

一様な結晶方位を有しておらず又格子欠陥密度が 大きかった。これらの理由により、従来の方法に より製造されたSOJ基板に対してシリコンウェ ハと同様に敬細化枝術あるいはLSJ製造技術を 適用する事が困難であった。この点に鑑み、本発 明は半導体製造プロセスで広く用いられているシ リコンウェハと同程度の結晶方位の一様性及び低 密度の格子欠陥を有するシリコン単結晶薄膜を用 いて微細且つ高分解能の光弁装置を構成するもの である。

続いて、上述した様に製造された複合基板に対してスイッチ案子及び画案電極を形成する工程を以下に説明する。先ず、第2図(D)に示す工程において、シリコン単結晶複模27の選択的熱酸化処理を行ない、フィールド酸化膜28を形成する。この選択的熱酸化はシリコン単結晶薄膜27の全厚に対して行なわれ完全にシリコン酸化膜に転換されるので、フィールド酸化膜28は実質的に透明である。選択的熱酸化処理を行なった結果、フィールド酸化膜28によって囲まれた部分に残されたシリ

コン単結品薄膜27によって素子領域が形成される。 この時、形成された業子領域の直下に遮光膜24が 位置する様に選択的熱酸化処理のマスク合わせが 行なわれる。

次に第2図(E)に示す工程において、素子領域に残されたシリコン単結晶薄膜27の表面部分のみの選択的熱酸化が行なわれゲート絶縁膜29が形成される。続いて、このゲート絶縁膜29の上に所定の形状にパタニングされたゲート電極30が配設される。このゲート電極30はボリシリコンあるいはシリサイドから構成され光学的に不透明である。

さらに第2図(F) に示す工程において、シリコン単結品薄膜27に対する不能物ドーピングが行なわれドレイン領域31とソース領域32とが形成される。この不純物ドーピングは、例えばゲート電極30をマスクとしゲート絶縁膜29を介して不純物例えば砒紫のイオン注人を行なう事により実行される。この結果、業子領域には一対のドレイン領域及びソース領域とゲート電極等からなる絶縁ゲート電界効果トランジスタ構造を有するスイッ

ス領域32に増気接続されている。一方、金属パタン35も形成され、ゲート絶縁膜29に関口された他のコンタクトホールを介してトランジスタのドレイン領域31に電気接続されている。最後に、スイッチ業予33は保護膜36によって被覆される。この様にして、光弁装置用半導体基板チップが完成する。なお図示しないが、光弁装置を組み立てる為に、複合基板に対して所定の間隙を介して対向基板を重ねるとともに、この間隙に電気光学物質例えば液晶を封入する。

第3図(A)ないし第3図(C)は本発明にかかる 複合基板の他の製造方法の例を示す工程図である。 先に説明した例と異なり、本例においては選光膜 は予めシリコン単結晶板の表面の方に形成されて いる。先ず、第3図(A)に示す工程において、石 英ガラス板41とシリコン単結晶板42とが用意され る。石英ガラス板41の裏面を平滑仕上げする。一 方、シリコン単結晶板42の表面にシリコン酸化膜 からなる下地層43を形成した後、その上に遮光鏡 44をパタニング形成する。そして、遊光膜44を彼 チ索子33が形成される。このスイッチ案子33は、 大きな電荷移動度を育する高品質シリコン単結晶 母膜27に形成されるので高速応答性を有するとと もに、上述したLSI製造技術を駆使しているの で加オーダあるいはサブ加オーダの微細寸法を有 する。又、ドレイン領域31とソース領域32との間 に形成されたトランジスタチャネル領域は下方か ら遮光膜24によって遮閉されるとともに、上方か らゲート電極30によって遮閉される。従って、画 素に対して入射光が照射されても、単結晶薄膜ト ランジスタに光リーク電流が誘起される事がない。

最後に第2図(G)に示す工程において、フィールド酸化膜28の表面に透明電極材料例えばITOからなる画素電極34がパタニング形成される。この画素電極34は避光膜24に重ならない様に配設されるので、入射光は透明電極34、フィールド酸化膜28、絶縁層26及び石英ガラス板22からなる積層構造を透過する事ができ、透過型光弁装置を構成できる。画素電極34はゲート絶縁膜29に関ロされたコンタクトホールを介してトランジスタのソー

度する様にシリコン酸化酸からなる絶線層45を堆積する。この堆積は例えば化学気相成長法を用いて行なわれる。堆積処理を行なった後、絶線層45の表面を研摩し平坦化する。

次に第3図(B)に示す工程において、石英ガラス板41の平坦化された裏面とシリコン単結晶板42の平坦化された表面は互いに熱圧着される。この結果、シリコン酸化膜からなる絶縁層45と石英ガラス板41は互いに熱融合し一体化される。

最後に第3図(C) に示す工程において、シリコン単結晶板42を所望の厚みになるまで研摩しシリコン単結品薄膜層46は下地層43を介して遮光膜44から電気的に分離されている。この様にして、本発明にかかる複合基板が製造される。この複合基板の表面に積層されたシリコン単結品薄膜層46に対して、LSI製造技術を駆使し微細具つ高密度のスイッチ案了群及び画業電極群を集積形成する事ができる。

次に第4図(A)ないし第4図(G)を参照して本

発明にかかる複合基板の製造方法のさらに別の例 を説明する。本例においては、遊光膜の形成と同 時に素子分離領域の形成も行なう。先ず、第4図 (A)に示す工程において、シリコンウェハ等から なるシリコン単結晶板51を用意する。このシリ コン単結晶板51の表面をエッチングし段差凸部あ るいは溝52を形成する。溝の形成された表面にシ リコン酸化膜からなる絶縁層53を設ける。この結 果、清52は絶稼層53によって埋められる。絶録層 58は化学気相成長法により二酸化シリコンを堆積 するか、あるいはシリコン単結晶板51の裏面を熱 酸化処理して形成される。さらに、絶縁層53の表 面にポリシリコンからなる半導体多結贔屓54を形 成する。このプロセスはポリシリコンを化学気相 成長法により堆積して行なわれる。続いて、堆積 されたポリシリコンの表面を研摩し平坦化する。

次に第4図(B)に示す工程において、平坦化された半導体多結晶層 54に対して、同じく平坦化された裏面を有する絶談性担体板部材例えば石英ガラス板 55 を執圧禁により接合する。

して絶縁層53の選択的エッチングを行ない露出しているシリコン酸化膜を除去し窓部58を形成する。 この窓部58にはポリシリコン層あるいは半導体多 結晶層54が露出する事となる。

第4図(F)に示す工程において、この窓部58を介してポリシリコン層54のLOCOS酸化あるいは選択的熟酸化処理を行ない酸化胰層59に転換する。従って、窓部58は酸化胰層59によって埋め込まれる事となる。狭いて、埋め込まれた酸化胰層59の表面を研摩あるいはエッチング等により平坦化する。

最後に第4図(G)に示す工程において、残されたマスク57を除去する。この結果、シリコン単結品環膜56は酸化類層59により個々に電気的に分離される事となる。換含すると、酸化膜層59は素子分離領域を構成する。一方、個々のシリコン単結品薄膜56の直下には絶録層53を介してポリシリコン層54が配置される事となる。このポリシリコン層54が恋光膜を構成する。上述した方法により、予め余子分離領域が形成された複合基板を得

続いて第4図(C)に示す工程において、絶録層53をストッパとして半導体単結晶板51をエッチング除去しシリコン単結晶薄膜56を形成する。この除去処理はエッチングに代えて研摩技術を用いても良い。この結果、段芝凸部あるいは満52の底部に存在していた絶録層53の部分が露出される。この話出された絶録層53の部分によってシリコン単結晶薄膜58は個々に分離されスイッチ素子の形成される素子領域が设けられる。そして、素子領域の上方には絶録層53を介して半導体多結晶局54あるいはポリシリコン層が後隔される事となる。このポリシリコン層が後に遮光膜を構成する。

第4図(D)に示す工程において、シリコン単結 品薄膜58のみを被関する様にシリコン窓化膜から なるマスク57を形成する。なお、第4図(D)は、 理解を容易にする為に基板の配置を表裏反転して 示している。図から明らかな様に、シリコン窒化 腰をパタニングして得られたマスク57は絶縁層53 のみを離出させている。

第4図(E)に示す工程において、マスク57を介

る事ができるとともに、その複合基板の表面は完全に平坦化されており、LSI製造技術を適用するのに理想的な表面状態を有している。

さて、前述した種々の例においては、遮光手段 を構成する適光膜は個々のスイッチ素子の直下に 配置され、光弁装置の裏側から入射する光に対し てスイッチ索子の遮光を行なっている。これに対 して、以下に説明する例は個々のスイッチ索子の 直上に遮光膜が形成され、光弁装置の表側から入 射する光に対してスイッチ素子の適閉を行なうも のである。第5図(A)を参照してその一例を説明 する。本例においては、遮光膜は金属配線から一 部延段された部分によって構成されている。図示 する様に、石英ガラス層81の表面にはシリコン単 結晶薄膜層62が形成されている。このシリコン単 枯晶薄膜層 82は前述した例と同様にシリコンウェ 八の接着及び研摩によって形成され結晶方位の一 様性及び格子欠陥密度に関しシリコンウェハと同 等の高品質を有している。シリコン単結晶薄膜層 62はフィールド酸化原 63によって囲まれており会

子領域を形成する。この素子領域にはLSI製造技術を用いて高速且つ微細の絶縁ゲート電界効果トランジスタからなスタスイッチ素子64が形成されている。このトランジスタスイッチ素子64が形成されている。このトランジスタスイッチ素子64が形成されている。このトランジスタスイッチ素子64が形成されている。からと、ゲート絶縁をと、ゲート絶縁をと、ゲート絶縁をといかある。一方、フィールトをではいる。一方、フィールトをではいる。一方の直接を表が形成されている。本例においては、ゲートの直接を17及び可なる。は、ゲートの直接を17及び可なる。は、ボリンリコン薄膜を17を10時に形成される。コンゲート電極67を20時できず、行って、がの遮光手段を設ける必要がある。

画案電極68はトランジスタのソース領域88に電 気的に接続されているとともに、その表面は層間 絶縁限69によって被覆されている。この層間絶録 膜69は同時にスイッチ案子64をも被覆している。 層間絶談膜69の上には金属パタン又は金属配線70

・前述した金属配線 70からなり、トランジスタスイッチ案子64のドレイン領域65に対してコンタクトホールを介して電気的に接続されているとともに、所定の画像種68の選択給電を行なうものである。この音楽電極68はコンタクトホールを介してトランジスタスイッチ案子64のソース領域66に電気に接続されている。金属配線70あるははレイン 電気の一部分はスイッチ案子64の全体を被置する機ではないないでは、スイッチ案子64の全体を被置する機においては、スイッチ案子64は走査線78と信号線74の交点に局在して配置されている。この特においては、スイッチ案子64は走査線78と信号線74の交点に局在して配置されている。この特別で電極68の面積を極めて大きくとれる。この特別で画案毎の関ロ率が大きくとれ光弁装置の高輝度化が図れる。

上述した例においては、選光膜はドレイン電極と兼用されていた。これに対して、次に示す実施例においては選光膜はゲート電極の表面に重ねられておりいわゆるセルフアライメントで形成されている。第6図に示す様に、石英ガラス層81の表

が形成されている。この金属配線70は層間絶録限 69に閉口されたコンタクトホールを介してトラン ジスタのドレイン領域65に接続されている。金属 パタン70は、素子領域の上方においてゲート電極 67を被覆する様に延設された部分を有する。この 延設された部分が遮光膜71を構成する。金属配線 70はアルミニウム等の金属電極材料から構成され ているので当然に不透明である。この様に、本例 においてはドレイン電極と進光膜が兼用されてい る構造となっている。最後に、スイッチ業子64及 び画案電極68は保護膜72によって被置されている。 この保護数72の表面は平坦化されており、この上 に図示しないが電気光学物質層及び対向基板が倒 ねられる。

第5図(8)は第5図(A)に示す構造の一部分を拡大して示した平面図である。図示する様に、スイッチ素子64は走査線73と信号線74の交点部分に配置されている。走査線78はスイッチ素子64を線順次で選択する為の走査信号を供給しゲート電極67と電気的に接続されている。一方、信号線74は

面にシリコン単結晶薄膜層82が配置されている。 シリコン単結晶薄膜層82はフィールド酸化膜83に よってその周囲を囲まれており衆子領域を規定す る。素子領域には絶縁ゲート商界効果トランジス タからなるスイッチ素子84が形成されている。こ のトランジスタは高品質のシリコン単結品薄膜層 82に対してLSI製造技術を適用して形成され数 棚な寸法を有するとともに高速スイッチング特性 に優れている。トランジスタは、一対のドレイン 領域85及びソース領域86とゲート絶縁膜87を介し て積層配置された所定の形状を有するゲート電極 88とから構成されている。ゲート電極88はドレ イン領域85とソース領域86との間に形成された チャネル領域を覆う様に配置されており、チャネ ル領域の電気的導通及び遮断を制御する。本例に おいては、ゲート電極88はポリシリコンから構成 されている。このポリシリコンは本来不透明材料 であるが、その膜厚が薄い場合には透過率が0% にならない。従って、必ずしもゲート電極88のみ、 によっては完全な避先効果を得る事ができない。

その為に、本例においてはゲート 種極88の上に追 光陵89が重ねて形成されている。 この遮光膜89は 例えばアルミニウム等の金属あるいは高融点金属 とシリコンの化合物であるシリサイドから くいリコンの化合物であるシリサイドかができる れており入射光を完全に遮断する事ができまれ ではに入射光ができない。 ではに入射光がない。 ではに入射光がない。 ではは発生しない。 この結果、 画素 種類間に た供給電荷はスイッチ素子の非選択期間に た供給電荷はスイッチステンした動作を保証で でもリークする事がなく安定した動作を保証で でもリークする事がなく でもリークする事がなく でもリークする事がなく でもリークする事がなる。 有しセルファライメントで加工する事ができる。

トランジスタスイッチ案子84のソース領域86には画素電極90が接続されている。画案電極90はゲート電極と同様にポリシリコンから構成する事ができ、フィールド酸化膜83の上に堆積される。ポリシリコンに代えて「TO等の透明性導電材料を用いても良い。一方、トランジスタスイッチ業子84のドレイン領域85には金属配線91が接続されている。この金属配線91は遮光膜89と同一の膜を

の第2ドレイン領域107及び第2ソース領域108 との間にトランジスタチャネル形成領域109が配置される。この様に、LDD構造においては、トランジスタチャネル形成領域109はその両端に位置する低濃度不純物領域である第2ドレイン領域107及び第2ソース領域108に連続しているので、パンチスルーや短チャネル効果を有効に防止する事ができ高耐圧構造を実現できる。特に、画素電極を駆動する為のスイッチ素子には高電圧が印加される為、高耐圧構造である事は著しく信頼性の向上に寄与する。

トランジスタチャネル形成領域109 の上にはゲート絶縁段110を介してゲート電極111が重ねられている。このゲート電極111の上にはさらに 送光限112が配置されており、入射光からトランジスタチャネル形成領域109を遮閉している。本例においては、週光膜112の平面形状はゲート電極111の平面形状に比べて大きく設定されている。この な寸法形状としたのは、後に説明する様に 選光膜113を用いてセルフアライメントにより

用いて同時にパタニング形成する事が可能である。 第7図(A)は第6図に示す実施例をさらに改良 した例を示す模式的断面図である。図示する様 に、石英ガラス層101の上にはシリコン単結品薄 膜層102が配置されている。シリコン単結晶薄膜 岡102はその妻子領域を除いて選択的熱酸化処理 を施こされフィールド酸化膜103に転換されてい る。この素子領域に絶線ゲート電界効果トランジ スタからなるスイッチ素子104が微細加工技術あ るいはLSI製造技術を用いて形成されている。 この絶縁ゲート電界効果トランジスタはいわゆる LDD構造を有し高耐圧型となっている。即ち、 索子領域を規定するシリコン単結品薄膜層102に は高速度不純物領域からなる第1ドレイン領域 105と第1ソース領域106とが互いに難聞して形 成されている。さらに、低濃度不純物領域からな る第2ドレイン領域107が第1ドレイン領域105 に隣接して形成されているとともに、同じく低級 皮不純物領域からなる第2ソース領域108が第1 ソース領域106に隣接して形成されている。一対

LDD構造を実現する為である。

フィールド酸化版103の上には画素電極112が 配设されており、その一幅はトランジスタスイッ チ索子104の第1ソース領域108に電気的に接続 されている。一方、金属配線114も形成されてお り、その一端はトランジスタスイッチ紫子104の 第1ドレイン領域105に電気的に接続されている。 最後に、スイッチ索子素子104及び画業電極118 を被覆する様に保護膜115が堆積されている。そ の表面は平坦化処理が施こされており、図示しな いが液晶層及び対向基板がこの上に重ねて配置さ れ光弁装置が完成する。

第7図(B)は、第7図(A)に示すLDD構造を 有するスイッチ素子の製造工程を示す半完成品の 模式的断面図である。第7図(B)は遮光膜J12を マスクとして用いたイオン注入による不純物ドー ピングプロセスを示す。図示する様に、ゲート電 極111の直下には不純物イオン例えば砒素イオン のドーピングが行なわれないので、トランジス タチャネル形成領域109はシリコン単結品薄膜層

102の本来の専電型例えばP梨を推持する。一方、 マスクとして用いられる遮光膜112によって覆わ れていない部分に対しては不純物砒素イオンが 直接注入されるので、高濃度のN\*型不純物領域 からなる第1ドレイン領域105と第1ソース領域 106が形成される。さらに、ゲート電極111には 重ならないが避光膜112 には重なる部分のシリ コン単結品薄膜層102には不能物砒業イオンの回 り込みや不鈍物砒素の拡散等により低濃度不 純物領域が形成される。即ち、このN"型不純物 領域はゲート電極111の両側に形成され第2ドレ イン領域107と第2ソース領域188を構成する。 この結果、ゲート電極111より一回り大きい遮光 膜112をイオン注入のマスクとして用いる事によ り、セルフアライメントで一時にLDD構造を形 成する事が可能となる。

さて、以上に説明した様々な実施例においては、 連光手段は個々のスイッチ素子を表倒あるいは裏 側から連光する為の遮光膜で構成されていた。こ れに対して、以下に説明する実施例においては遮

状を示している。表面にシリコン単結晶薄膜脂が 形成された複合基板121は、中央部にある画素ア レイ区域122と周辺部に存在する周辺回路区域 123に分割されている。画素アレイ区域122の表 面に位置するシリコン単結晶薄膜層にはマトリッ クス状に配置された画業電極群124と対応するス イッチ索子群125とが集積的に高密度で形成され ている。個々のスイッチ索子125は絶縁ゲート電 界効果トランジスタから構成されている。トラン ジスタのゲート 電極は行状に配設された電査線 128に接続されており、そのドレイン磁極は列状 に配列された信号線127に接続されており、その ソース電極は対応する画彙電極124に接続されている。

一方周辺回路区域128に存在するシリコン単結 品薄機層の表面にはXドライバ128及びYドライバ129を含む周辺回路が同様にLSI製造技術を 用いて集積的に形成されている。Xドライバ128 は列状の保号線127に接続されており各画業に画 像係号を供給するとともに、Yドライバ129は行

光手段は周辺回路を遮閉する為に設けられている。 前述した様に、本発明によれば髙電荷移動度を有 する髙品質のシリコン単結晶解膜を用いているの でスイッチ素子群のみならずこれらスイッチ素子 群を駆動する為の周辺駆動回路衆子群も同時に LS 1 製造技術を用いて集積的に形成する事がで きる。一般に、周辺回路素子群としてはCMOS トランジスタを用いるのが有利である。CMOS トランジスタはN型及びP型の絶縁ゲート電界効 果トランジスタの組からなり、低消費電力である 占に結構がある。しかしながら、N型及びP型の トランジスタを隣接して配置すると必然的に NPNP接合からなる寄生サイリスタが形成され 入射光の照射を受けるとラッチアップが生じ正常 の動作が維持できなくなる。この結果、最悪の場 合には暴走等が生じ光弁装置の機能は破壊される。 この為に、個々のスイッチ案子の遮光と合わせて 周辺回路業子群の遮光も極めて重要である。

第8図(A)に上述した周辺回路に対する遮光構造の一例を示す。第8図(A)は光弁装置の平面形

状の走査線126に接続されており各画業に対して 線順次走査信号を供給する。これら周辺回路128 及び129は選光層130によって被覆されている。 この返光層130は面業アレイ区域122を囲む様に 配置されており周辺回路のみを選択的に遮光する 様になっている。一方、画業アレイ区域に形成さ れたスイッチ素子群125 については前述した様に 個々に遮光膜が具備されている。

第8図(B)は、第8図(A)に示す光弁装置の断面構造を示す模式図である。図示する様に、複合基板121の上には所定の間隙を介して対向基板131が配置されているとともに、接間隙には電気光学物質例えば液晶132はシーラ138によって封止されている。図示しないが、シーラ138で囲まれた内側部分には耐素アレイが配置されているとともに、シーラ138の外側にはYドライバ129等を含む周辺回路が配置されている。画案アレイ及び周辺回路は共通のシリコン単結晶薄膜層に形成されている。Yドライバ129を含む周辺回路は遮光層130によって上

下から適別されている。本例においては、この逸 光層180は複合基板121の周辺部に配置された金 属枠部材から構成されている。この金属枠部材から構成されている。この金属枠部材いる 急光機能を育するとともに熱伝導性に優れている 為光弁装置の冷却機能をも有する。さらに、、 被制で構成されている為電磁気的なシールド機能 を 121の表面から離間して配置されているが、必ずしもこれに限られるもので はなく金属フレームを複合基板121の表面に接着 しても良い。かかる構成とする事により、ラッよ でする。

本発明の構造、作用及び効果を明らかにする為に、第8図(A)及び第8図(B)を参照して光井装置の全体的な動作を勘潔に説明する。個々のトランジスタスイッチ索子124のゲート電極は走査線126に接続されており、Yドライバ129によって走査信号が印加され線順次で個々のトランジスタスイッチ索子125の導通及び遮断を制御する。

み時間と保持時間から簡単に求められる。例えば 画像信号がテレビジョン信号である場合には、1 走査線期間の約60μ secの間に画像信号の90%以 上を書き込まねばならない。一方、1フィールド 期間である約18msecで電荷の90%以上を保持しな ければならない。その結果、電流比は5桁以上が 必要となる。この時、トランジスタスイッチ素子 は電荷移動度が極めて高いシリコン単結晶薄膜の 上に形成されているのでオン/オフ比は6桁以上 を確保できる。従って、極めて高速な信号応答性 を有するアクティブマトリックス型の光弁装置を 得る事ができる。又、シリコン単結晶薄膜の高移 動皮特性を利用して同時にXドライバ回路128及 びYドライバ回路129を含む周辺回路を間ーシリ コン単結晶薄膜に形成する事が可能となる。この 時、ドライバ回路も又適光層130によって有効に 適閉されているので光弁装置の誤動作を防止する 事ができる。

さて、前述した例においては周辺回路を遊開す る避光階は金属フレームで構成されていた。これ

Xドライバ回路128から出力される画像信号は信 号級127を介して導通状態にある選択されたト ランジスタスイッチ索子125に印加される。印加 された画像信号は対応する画業電極124に伝えら れる。この結果、各画業電極124には画像信号の 大きさに応じた電荷が供給され且つ審積される。 蓄積された磐荷により画素電優124は励起し液晶 層132に作用してその透過率を局部的に変化させ 光弁機能を奏する。一方、非選択時においてはト ランジスタスイッチ素子125は非導通状態となり 画素領機124に書き込まれた画像信号を電荷とし て維持する。なお波晶層132は比抵抗が高く通常 は容量性として動作する。トランジスタスイッチ 素子は恋光膜によって遮閉されているので非導通 状態において光リーク電流が発生せず画素危極に 維持された電荷はリークしない。従って、極めて 安定した光弁機能を発揮する事ができる。

ところで、これらトランジスタスイッチ素子の スイッチング性能を表わす為にオン/オフ電流比 が用いられる。波品動作に必要な電流比は審き込

に対して、以下に説明する実施例においては選先層は複合基板の周辺部表面及び裏面に強布された選先性樹脂層から構成されている。第9図(A)に示す様に、複合基板141の上には対向基板142が格敵されている。対向基板142によって覆われている複合基板141の部分には画素アレイが形成されており、対向基板142によって覆われていない複合基板141の周辺部にはドライバ回路を含む周辺回路が集散形成されている。このドライバ回路を被嗄する機に選先性樹脂層143が塗布されている。

第9図(B)は第9図(A)に示す光弁装置の断面構造を示す模式図である。図示する様に、対向基板142は複合基板141に対して所定の間隙を介してシーラ又はシール部材144により接着固定されている。両基板の間隙には液晶層145が充填されている。複合基板141の周辺部にはドライバ回路146が形成されている。このドライバ回路146を被覆する機に遮光性樹脂層143が、塗布されているのである。この遮光性樹脂層143が、

料が分散されたエポキシ樹脂等からなる。ところで、複合基板141は通常石英ガラスを担体として用いている。従って、光弁装置の表側からのみならず裏側からもこの石英ガラス担体を通して光がドライバ回路148に入射してしまう惧れがある。従って、本例においては複合基板141の表面だけでなく裏面にも変光性樹脂層143が塗布されている。

最後に第10図は遮光層の他の構成例を示す模式的断面図である。図示する様に、複合基板151の表面にはシリコン単結晶薄膜152が形成されている。このシリコン単結晶薄膜152には画索アレイに加えて周辺駆動回路153も高密度で集積的に形成されている。複合基板151の上には所定の間隙を介して対向基板155が充填封止されている。両基板の間隙には液晶155が充填封止されている。両基板の間隙には液晶155が充填封止されている。両基板の間隙には液晶155が充填封止されている。両基板の間隙には液晶155が充填対止されている。両基板の間隙には液晶155が充填対止されている。両基板合されている。本側においては、このシーラ156が配き構成している。即ち、周辺駆動回路153を置う機に黒色樹脂からなるシーラ156が配

程度にできるので極めて小型の光弁装置を得る事ができるという効果がある。半導体微細化技術を 用いて画素を製造するので極めて高精度の光弁装 置を得る事ができるという効果がある。

特に、駆動回路を入射光から週間する為の遮光 手段を用いたので、入射光の悪影響を受ける事な く光弁装置を正常に動作させる事ができるという 効果がある。駆動回路に含まれるスイッチ案子群 の各々に対して表面側及び裏面側から遮光腹を配 置する事によりスイッチ案子の光リーク電流を抑 制する事が可能となり安定した光弁機能が保証で きるという効果がある。又、駆動回路に含まれる 周辺ドライバ回路等を外部入射光から適間する遮 光層を設ける事によりドライバ回路にラッチアップが生ずる事を防止でき光弁装置の誤動作を防げ る。

### 4. 図面の簡単な説明

第1図は半導体単結品薄膜基板光弁装置の一実 施例を示す模式的断面図、第2図(A)ないし第2 図(C)は第1図に示す光弁装置の製造方法を説明 设されているのである。かかる構造によれば、特に追加の遮光暦を設ける事なく、シーラを遮光層として兼用する事ができ製造工程の合理化が図れる。なお、駆動回路153に対する遮光をより完全なものとする為に黒色樹脂157が光弁装置の側面及び裏面に塗布されている。複合基板151及び対向基板154は何れも透明材料から構成されているので基板端面から入射する光も屈折等を受け駆動回路153を照射する倶れがある。その為に、各基板の側面及び裏面をも遮光性の黒色樹脂で覆う様にしている。

#### (発明の効果)

上述した機に、本発明によれば担体層の上に形成された半導体単結晶薄膜に対して半導体微細化技術又はLSI製造技術を用いて画索電極群及び駆動回路を集積的に形成して得られる集積回路チップ基板を利用して光弁装置を構成している。この為、極めて高い画素密度を有する光弁装置を得る事ができるという効果がある。又、集積回路チップ基板の寸法を通常の半導体ICチップと同

する為の工程図、第3図(A)ないし第3図(C)は 光弁装置に用いられる複合基板の製造方法を示す 工程図、第4図(A)ないし第4図(G)は光弁装置 に用いられる複合基板の製造方法の他の例を示す 工程図、第5 図(A)は半導体単結晶薄膜基板光弁 装置の他の実施例を示す模式的断面図、第5図 (B) は第5図(A) に示す光井装置の部分平面図、 第6図は半導体単結晶薄膜基板光弁装置の別の実 施例を示す模式的断面図、第7図(A)は半導体単 結晶薄膜器板光弁装置のさらに別の実施例を示す 模式的断面図、第7図(B)は第7図(A)に示す光 弁装置の製造方法を説明する為の擴式図、第8図 (A)は半導体単結晶薄膜基板光弁装置のさらに別 の実施例を示す模式的平面図、第8図(B)は第8 図(A)に示す光弁装置の断面図、第9図(A)は半 導体単結晶薄膜基板光弁装置のさらに他の実施例 を示す斜視図、第9図(B)は第9図(A)に示す光 弁装置の断面図、及び第10図は半導体単結晶薄膜 基板光弁装置のさらに他の実施例を示す模式的斯 面図である。

# 特間平4-133033 (14)

1…投合基板

2…シリコン単結品薄膜層

3…石英ガラス層

4 … 画素電極

5…スイッチ索子

6…ゲート絶縁膜

7…金属パタン

8…フィールド酸化膜

9 … 遮光膜

· 10··· 艳緑層

11…対向基板

・12…ガラス板

13…共通電極

14…被品屬

15…保護膜


D…ドレイン領域


G…ゲート電極


S…ソース領域

出 願 人 セイコー電子工業株式会社

代理人 弁理士 林 敬之助










第3回

# 特開平4-133033 (15)



## 特開平4-133033 (16)





第1頁の続き								
<b>⑤</b> ]	nt. C	l. 5		識別記号			<b>庁内整理番号</b>	
Н	<b>0</b> 1 L		7/12 9/784			Α	7514—4M	
個発	明	者	小	島	芳	和	東京都江東区亀戸6丁目31番1号 会社内	セイコー電子工業株式
@発	明	者	鹰	巣	博	昭	東京都江東区亀戸6丁目31番1号 会社内	セイコー電子工業株式
@発	明	者	高	野	隆	_	東京都江東区亀戸6丁目31番1号 会社内	セイコー電子工業株式
@発	明	者	鈴	<b>木</b>	:	宏	東京都江東区亀戸 6 丁目31番 1 号 会社内	セイコー電子工業株式